技术前沿:芯片设计新趋势 内核连接技术渐重要

  • 时间:
  • 浏览:1
  • 来源:10分快3下注平台-10分快3注册平台_10分快3官网平台





作者: CNET科技资讯网

CNETNews.com.cn

807-08-21 09:55:03

关键词: 多核芯片 芯片设计 芯片

CNET科技资讯网8月21日国际报道 阿加瓦表示,机会要生产集成有极少量内核的出理 器,就都要出理 怎么能不能相互连接各个内核的疑问。

对这一 疑问多年的研究催生了Tilera。Tilera机会开发出整合有6另一个 内核、支持高速网络连接的芯片,各个内核间的数据传输速度将也能达到32Tbps。

Tilera表示,其名为Tile64的芯片也能提供共要至强芯片10倍的性能,而能耗则要低得多。Tile64的性能共要德州仪器数字信号出理 器的40倍。

6另一个 内核还就让个开端。本周一,阿加瓦和Tilera的其它官员将于本周一在Hot

Chips会议上进一步讨论Tile64的架构。Tilera在试图出理 目前计算机设计人员面临的最棘手的疑问之一:缓慢、拥挤的数据通道。

数十年来,芯片速度和晶体管数目老要 在稳步、快速增长,但总线和内核间互连的数据通道的发展速度则要慢得多。在过去十年中,AMD芯片中使用的HyperTransport机会是这一 方面最大的进展,是Athlon芯片性能提高的另一个 重要因为。

安迪在6月份一次会议上说,芯片的基本限制将不再是内核性能,就让I/O性能。Sun老要 在开发一项名为邻近通讯(proximity communication)的技术,它也能使不同的芯片相互通讯。Sun还必须宣告这项技术。

去年9月份,英特尔的贾斯廷宣告了一款产品:内核通过嵌入式网络连接起来的80内核芯片。阿加瓦说,英特尔的芯片在概念上与Tile64类事。英特尔的80内核芯片使用了Through Silicon Vias技术,也能大幅度提高芯片-内存间的数据传输通道。Tile64则使用了传统的内存控制器。

Tilera机会向客户交付了样品芯片,并计划于第四季度以商业规模交付芯片。Tilera目前有包括3Com和TopLayer在内的12家客户。

Tile64是由小型模块构成的。每个模块由另一个 时钟频率为800MHz-1GHz的RISC内核和另一个 交换机构成,交换机也能向上、下、左、右六个方向传输数据。这一 交换机构成了另一个 名为iMesh的mesh网络,供芯片通讯使用。

根据事务的类型不同,mesh网络并就有也被划分为六个层。另一个 层出理 缓存-缓存的传输,原本层则用于出理 流媒体。

每个模块包涵盖另一个 缓存区。尽管每个模块全部就有被委托人的缓存区,但模块还能不能 访问所有的缓存区。平均每个模块的能耗在170-80毫瓦之间。当占据 空闲情况表时,内核也能关闭被委托人,以降低能耗。

芯片的尺寸和性能取决于它整合的模块数量。第一款产品将整合有6另一个 模块和5MB的分布式缓存。Tilera表示,明年将推出一款价格较低的36内核版本,就让 在808年年底或809年推出集成有120个内核的芯片。另一个 芯片上的内核也能被划分成执行不同计算任务的虚拟出理 器。

性能较传统芯片的提高直接来源于Tile64的设计。与2、另一个 更大、调快、更比较复杂的内核相比,减速时内核组成的分布网络也能调快速地完成计算任务。芯片的数据传输通道也更短。

Tile64运行Linux,也能针对不同的应用软件进行优化。

这一 产品都要原本的计算能力?阿加瓦说,防火墙。垃圾邮件的爆炸式增长机会催生了另一个 也能精确和彻底地检查数据包和删除无效数据包的网络设备市场。

视频点播、高清视频、安全系统、视频会议市场也在不断增长,它们也都要调快的系统。类事计算任务将淡化内核在计算世界中的角色。阿加瓦说,芯片很多地成为了幕后角色,系统的重要性在日益提高。